三星準(zhǔn)備推出512GB DDR5-7200內(nèi)存！8層TSV堆棧封裝立大功

三星準(zhǔn)備推出512GB DDR5-7200內(nèi)存！8層TSV堆棧封裝立大功

在近期HotChip 33大會上， 三星對外公布了他們正在開發(fā)擁有8層TSV封裝的DDR5內(nèi)存，相對于三星目前4層TSV封裝的DDR4，容量提升了兩倍，使未來單根512GB的DDR5成為可能。 根據(jù)外媒的**，三星通過優(yōu)化封裝，芯片之間的間隙減少了40%，而且使用薄晶圓技術(shù)，使得8層TSV封裝的DDR5高度其實(shí)比4層的DDR4更低，還能帶來更好的散熱能力。

需要注意的是，目前面向服務(wù)器市場的DDR4內(nèi)存最多做到單根256GB，而消費(fèi)級市場最多是64GB和32GB。

一根DDR5內(nèi)存的容量能達(dá)到512GB，這確實(shí)是一個(gè)巨大的進(jìn)步。 而在其中，我們也能注意到該成果的實(shí)現(xiàn)是得益于8層TSV封裝技術(shù)。那么，什么是TSV封裝技術(shù)呢？這便是今天我們主要講的內(nèi)容。 TSV，即硅通孔技術(shù)（Through Silicon Via）是一項(xiàng)高密度封裝技術(shù)， 正在逐漸取代目前工藝比較成熟的引線鍵合技術(shù)，被認(rèn)為是第四代封裝技術(shù)。

TSV技術(shù)通過銅、鎢、多晶硅等導(dǎo)電物質(zhì)的填充，實(shí)現(xiàn)硅通孔的垂直電氣互連。硅通孔技術(shù)可以通過垂直互連減小互連長度，減少信號延遲，降低電容/電感，實(shí)現(xiàn)芯片間的低功耗，高速通訊，增加帶寬和實(shí)現(xiàn)器件集成的小型化。 基于TSV技術(shù)的3D封裝主要有這幾個(gè)方面的優(yōu)勢：更好的電氣互連性能;更寬的帶寬;更高的互連密度;更低的功耗;更小的尺寸;更輕的質(zhì)量。

與以往的IC封裝鍵合和使用凸點(diǎn)的疊加技術(shù)不同， TSV能夠使芯片在三維方向堆疊的密度**，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。 然而，TSV與常規(guī)封裝技術(shù)有一個(gè)明顯的不同點(diǎn)，TSV的制作可以集成到制造工藝的不同階段。在晶圓制造CMOS或BEOL步驟之前完成硅通孔通常被稱作Via-first。

此時(shí)，TSV的制作可以在Fab廠前端金屬互連之前進(jìn)行，實(shí)現(xiàn)core-to-core的連接。該方案目前在微處理器等高性能器件領(lǐng)域研究較多，主要作為SoC的替代方案。Via-first也可以在CMOS完成之后再進(jìn)行TSV的制作，然后完成器件制造和后端的封裝。

而將TSV放在封裝生產(chǎn)階段，通常被稱作Via-last，該方案的明顯優(yōu)勢是可以不改變現(xiàn)有集成電路流程和設(shè)計(jì)。 目前，部分廠商已開始在高端的Flash和DRAM領(lǐng)域采用Via-last技術(shù),即在芯片的周邊進(jìn)行通孔，然后進(jìn)行芯片或晶圓的層疊 。 TSV工藝包括深硅刻蝕形成微孔，絕緣層、阻擋層、種子層的沉積，深孔填充，化學(xué)機(jī)械拋光，減薄、pad的制備及再分布線制備等。主要工藝包括以下幾個(gè)部分： 其中，TSV深孔的填充技術(shù)是3D集成的關(guān)鍵技術(shù)，也是難度較大的一個(gè)環(huán)節(jié)，TSV填充效果直接關(guān)系到集成技術(shù)的可靠性和良率等問題，高的可靠性和良率對于3D TSV堆疊集成實(shí)用化是至關(guān)重要的。

而在基片減薄過程中保持良好的完整性，避免裂紋擴(kuò)展是TSV工藝過程中的另一個(gè)難點(diǎn)。目前主要的技術(shù)難點(diǎn)分為幾個(gè)方面： 總的來說，目前3D封裝的硅通孔技術(shù)還處于高速發(fā)展時(shí)期，但是由于該技術(shù)具有更小的封裝尺寸，更高的封裝密度，以及具有適應(yīng)半導(dǎo)體器件發(fā)展方向的高性能與低功耗種種優(yōu)勢，因此硅通孔技術(shù)具有廣闊的前景以及成為微電子行業(yè)熱門領(lǐng)域的潛質(zhì)。

常見攝像頭芯片的封裝方式有COB,CSP,TSV,Neopac,PLCC,CLCC，各有什么區(qū)別？

COB： 是指Chip On Board。這種方式是將最原始的芯片(Bare Die，裸片)，通過打線（Wire Bond）的方式把芯片上的信號和線路板連接在一起。

這種方式需要有專門的DA,WB等一些列機(jī)臺配合。

\\x0d\\x0aCSP：這種方式是預(yù)先把Die通過半導(dǎo)體封裝做成類似BGA的方式。但是由于封裝的尺寸很小，所以叫做Chip Scale Package (芯片尺寸封裝)。\\x0d\\x0aTSV：是指Through Silicon Vias（硅通孔）技術(shù)。TSV對比CSP，差別在于在封裝設(shè)計(jì)的時(shí)候，可以通過導(dǎo)通孔（Via）來減少走線面積。

\\x0d\\x0aPLCC：Plastic Leaded Chip Carrier，這種方式是在COB基礎(chǔ)上演變出來的。相當(dāng)于把sensor預(yù)先通過COB制程打到基板上，然后再蓋上支架（Bracket），貼上IR，成為PLCC。PLCC的底部四邊含有焊盤，這樣就可以通過SMT方式把PLCC打到FPC上。

SMT后可以再組裝馬達(dá)和鏡頭做成攝像頭模組。\\x0d\\x0aCLCC：Ceramic leaded chip carrier，和PLCC類似。區(qū)別在于基板為陶瓷基板。

這是早期模組才使用的一種方式。\\x0d\\x0aNeopac：是韓系sensor比較常見到的一種方式，Neopac是廠商起的名字。這種封裝是預(yù)先在玻璃上通過做出線路，然后再通過flip chip（覆晶，倒裝）的方式把sensor對位貼合到線路上。

再通過值球方式在玻璃的四周預(yù)留大錫球，以便進(jìn)行SMT。

2017封測年會筆記：物聯(lián)網(wǎng)時(shí)代的先進(jìn)封裝

2017年**半導(dǎo)體封裝測試技術(shù)與市場年會已經(jīng)過去一個(gè)月了，但半導(dǎo)體這個(gè)需要厚積薄發(fā)的行業(yè)不需要蹭熱點(diǎn)，一個(gè)月之后，年會上專家們的精彩發(fā)言依然余音繞梁。除了“封裝測試”這個(gè)關(guān)鍵詞，嘉賓們提的最多的一個(gè)關(guān)鍵詞是“物聯(lián)網(wǎng)”。

因此，將年會上的嘉賓觀點(diǎn)稍作整理，讓我們再一起思考一下物聯(lián)網(wǎng)時(shí)代的先進(jìn)封裝。

智能手機(jī)增速放緩 半導(dǎo)體下游市場的驅(qū)動力經(jīng)歷了幾個(gè)階段，首先是出貨量為億臺量級的個(gè)人電腦，后來變成十億臺量級的手機(jī)終端和通訊產(chǎn)品，而從2010年開始，以智能手機(jī)為代表的智能移動終端掀起了移動互聯(lián)網(wǎng)的**，成為**的殺手級應(yīng)用。回顧之前的二三十年，下游電子行業(yè)殺手級應(yīng)用極大的拉動了半導(dǎo)體產(chǎn)業(yè)發(fā)展，不斷激勵(lì)半導(dǎo)體廠商擴(kuò)充產(chǎn)能，提升性能，而隨著半導(dǎo)體產(chǎn)量提升，半導(dǎo)體價(jià)格也很快下降，更便宜更高性能的半導(dǎo)體器件又反過來推動了電子產(chǎn)業(yè)加速發(fā)展，半導(dǎo)體行業(yè)和電子行業(yè)相互激勵(lì)，形成了良好的正反饋。但在目前， 智能手機(jī)的滲透率已經(jīng)很高，市場增長率開始減緩，下一個(gè)殺手級應(yīng)用將會是什么？ 物聯(lián)網(wǎng)可能成為下一個(gè)殺手級應(yīng)用 根據(jù)IHS的預(yù)測，物聯(lián)網(wǎng)節(jié)點(diǎn)連接數(shù)在2025年將會達(dá)到700億。 從數(shù)量上來看，物聯(lián)網(wǎng)將十億量級的手機(jī)終端產(chǎn)品遠(yuǎn)遠(yuǎn)拋在后面，很可能會成為下一波的殺手級應(yīng)用。

但物聯(lián)網(wǎng)的問題百科是產(chǎn)品多樣化，應(yīng)用非常分散。我們面對的市場正從單一同質(zhì)化大規(guī)模市場向小規(guī)模異質(zhì)化市場發(fā)生變化。對于半導(dǎo)體這種依靠量的行業(yè)來說，芯片設(shè)計(jì)和流片前期投入巨大，沒有量就不能產(chǎn)生規(guī)模效應(yīng)，攤銷到每塊芯片的成本非常高。

除了應(yīng)對小規(guī)模異質(zhì)化的挑戰(zhàn)， 物聯(lián)網(wǎng)需要具備的關(guān)鍵要素還包括 ：多樣的傳感器（各類傳感器和Sensor Hub），分布式計(jì)算能力（云端計(jì)算和邊緣計(jì)算），靈活的連接能力（5G，WIFI，NB-IOT，Lora, Bluetooth, NFC，M2M…），存儲能力(存儲器和數(shù)據(jù)中心)和**安全。這些關(guān)鍵要素會**CPU/AP/GPU，SSD/Memory,生物識別芯片，無線通訊器件，傳感器，存儲器件和功率器件的發(fā)展。 物聯(lián)網(wǎng)多樣化的下游產(chǎn)品對封裝提出更多要求 物聯(lián)網(wǎng)產(chǎn)品的多樣性意味著芯片制造將從單純追求制程工藝的先進(jìn)性，向既追求制程先進(jìn)性，也最求產(chǎn)品線的寬度發(fā)展。

物聯(lián)網(wǎng)時(shí)代的芯片可能的趨勢是：小封裝，高性能,低功耗,低成本,異質(zhì)整合（Stacking，Double Side, EMI Shielding, Antenna…）。 汽車電子的封裝需求： 汽車電子目前的熱點(diǎn)在于ADAS系統(tǒng)和無人駕駛AI深度學(xué)習(xí)。全球汽車2016年產(chǎn)銷量約為8000萬臺，其中**市場產(chǎn)銷量2800萬臺，為汽車電子提供了足夠大的舞臺。

ADAS汽車系統(tǒng)發(fā)展前景廣闊，出于安全考慮，美國NHTSA要求從2018年5月起生產(chǎn)的汽車需要強(qiáng)制安裝**影像顯示系統(tǒng)。此外，車道偏離警示系統(tǒng)（LDW），前方碰撞預(yù)警系統(tǒng)（FCW），自動緊急剎車系統(tǒng)（AEBS），車距控制系統(tǒng)（ACC），夜視系統(tǒng)（NV）市場也在快速成長。**一二線城市交規(guī)越來越嚴(yán)格也使得人們對ADAS等汽車電子系統(tǒng)的需求提升。ADAS，無人駕駛，人工智能，深度學(xué)習(xí)對數(shù)據(jù)處理實(shí)時(shí)性要求高，所以要求芯片能實(shí)現(xiàn)超高的計(jì)算性能，另外對芯片和模塊小型化設(shè)計(jì)和散熱也有要求，未來的汽車電子芯片可能需要用2.5D技術(shù)進(jìn)行異構(gòu)性的集成，比如將CPU，GPU，F(xiàn)PGA，DRAM集成封裝在一起。

個(gè)人移動終端的封裝需求： 個(gè)人消費(fèi)電子市場也將繼續(xù)穩(wěn)定增長，個(gè)人消費(fèi)電子設(shè)備主要的訴求是小型化，省電，高集成度，低成本和模塊化。比如個(gè)人移動終端要求能實(shí)現(xiàn)多種功能的模塊化，將應(yīng)用處理器模塊，基帶模塊，射頻模塊，指紋識別模塊，通訊模塊，電源管理模塊等集成在一起。這些產(chǎn)品對芯片封裝形式的要求同樣是小型化，省電，高集成度，模塊化，芯片封裝形式主要是“Stack Die on Passive”,“Antenna in SiP”,“Double Side SiP等。比如蘋果的3D SiP集成封裝技術(shù)，從過去的ePOP & BD PoP，發(fā)展到目前的是HBW-PoP和FO-PoP，下一代的移動終端封裝形式可能是FO-PoP加上FO-MCM,這種封裝形式能夠提供更加超薄的設(shè)計(jì)。

5G **芯片的封裝需求： 5G**和基于物聯(lián)網(wǎng)的NB-IOT**建設(shè)意味著**芯片市場將會有不錯(cuò)的表現(xiàn)。與**密切祥光的大數(shù)據(jù)，云計(jì)算和數(shù)據(jù)中心，對存儲器芯片和FPGA GPU/CPU的需求量非常大。通信**芯片的特點(diǎn)是大規(guī)模，高性能和低功耗，此外，知識產(chǎn)權(quán)（IP）核復(fù)雜、良率等都是廠商面臨的重要問題。這些需求和問題也促使**芯片封裝從Bumping & FC發(fā)展到2.5D，F(xiàn)O-MCM和3D。

而TSV技術(shù)的成功商用，使芯片的堆疊封裝技術(shù)取得了實(shí)質(zhì)性進(jìn)展，海力士和三星已成功研發(fā)出3D堆疊封裝的高帶寬內(nèi)存（HBM），Micron和Intel等也正在聯(lián)合推動堆疊封裝混合存儲立方體（HMC）的研發(fā)。在芯片設(shè)計(jì)領(lǐng)域，BROADCOM、GLOBAL FOUNDRIES等公司也成功引入了TSV技術(shù)，目前已能為通信**芯片提供2.5D堆疊后端設(shè)計(jì)服務(wù)。 上游晶圓代工廠供應(yīng)端對封裝的影響 一方面，下游市場需求非常旺盛，另外一方面，大基金帶領(lǐng)下的資本對晶圓代工制造業(yè)持續(xù)大力投資，使得上游的制造一直在擴(kuò)充產(chǎn)能.據(jù)SEMI估計(jì),全球?qū)⒂?017年到2020年間投產(chǎn)62座半導(dǎo)體晶圓廠，其中26座在**大陸，占全球總數(shù)的42%。

目前晶圓廠依然以40 nm以上的成熟制程為主，占整體晶圓代工產(chǎn)值的60%。未來，汽車電子，消費(fèi)電子和**通信行業(yè)對芯片集成度、功能和性能的要求越來越高，主流的晶圓廠中芯和聯(lián)電都在發(fā)展28nm制程，其中臺積電28nm制程量產(chǎn)已經(jīng)進(jìn)入第五年，甚至已經(jīng)跨入10Xnm制程。 隨著晶圓技術(shù)節(jié)點(diǎn)不斷逼近原子級別，摩爾定律可能將會失效。

如何延續(xù)摩爾定律？可能不能僅僅從晶圓制造來考慮，還應(yīng)該從芯片制造全流程的整個(gè)產(chǎn)業(yè)鏈出發(fā)考慮問題，需要 對芯片設(shè)計(jì)，晶片制造到封裝測試都進(jìn)行系統(tǒng)級的優(yōu)化。 因此， 晶圓制造，芯片封測和系統(tǒng)集成三者之間的界限將會越來越模糊。 首先是芯片封測和系統(tǒng)集成之間出現(xiàn)越來越多的子系統(tǒng)，各種各樣的系統(tǒng)級封裝SiP需要將不同工藝和功能的芯片，利用3D等方式全部封裝在一起，既縮小體積，又提高系統(tǒng)整合能力。Panel板級封裝也將大規(guī)模降低封裝成本，提高勞動生產(chǎn)效率。

其次，芯片制造和芯片封測之間出現(xiàn)了扇入和扇出型晶圓級封裝，F(xiàn)O-WLP封裝具有超薄，高I/O腳數(shù)的特性，是繼打線，倒裝之后的第三代封裝技術(shù)之一，最終芯片產(chǎn)品具有體積小，成本低，散熱佳，電性能優(yōu)良，可靠性高等優(yōu)勢。 先進(jìn)封裝的發(fā)展現(xiàn)狀 先進(jìn)封裝形式在國內(nèi)應(yīng)用的越來越多，傳統(tǒng)的TO和DIP封裝類型市場份額已經(jīng)低于20%， 最近幾年，業(yè)界的先進(jìn)封裝技術(shù)包括以晶圓級封裝（WLCSP）和載板級封裝（PLP）為代表的2.1D，3D封裝，F(xiàn)an Out WLP，WLCSP，SIP以及TSV, 2013年以前，2.5D TSV封裝技術(shù)主要應(yīng)用于邏輯模塊間集成，F(xiàn)PGA芯片等產(chǎn)品的封裝，集成度較低。2014年，業(yè)界的3D TSV封裝技術(shù)己有部分應(yīng)用于內(nèi)存芯片和高性能芯片封裝中，比如大容量內(nèi)存芯片堆疊。

2015年，2.5D TSV技術(shù)開始應(yīng)用于一些高端GPU/CPU,**芯片,以及處理器（AP）+內(nèi)存的集成芯片中。3D封裝在集成度、性能、功耗，更小尺寸，設(shè)計(jì)自由度，開發(fā)時(shí)間等方面更具優(yōu)勢，同時(shí)設(shè)計(jì)自由度更高，開發(fā)時(shí)間更短，是各封裝技術(shù)中**發(fā)展前景的一種。在高端手機(jī)芯片，大規(guī)I/O芯片和高性能芯片中應(yīng)用廣泛，比如一個(gè)MCU加上一個(gè)SiP，將原來的尺寸縮小了80%。 目前國內(nèi)領(lǐng)先封裝測試企業(yè)的先進(jìn)封裝能力已經(jīng)初步形成 長電科技王新潮董事長在2017半導(dǎo)體封裝測試年會上，對于**封測廠商目前的先進(jìn)封裝技術(shù)水平還提到三點(diǎn)： SiP 系統(tǒng)級封裝： 目前集成度和精度等級**的SiP模組在長電科技已經(jīng)實(shí)現(xiàn)大規(guī)模量產(chǎn);華天科技的TSV+SiP指紋識別封裝產(chǎn)品已經(jīng)成功應(yīng)用于華為系列手機(jī)。

WLP 晶圓級封裝 ：長電科技的Fan Out扇出型晶圓級封裝累計(jì)發(fā)貨超過15億顆，其全資子公司長電先進(jìn)已經(jīng)成為全球**的集成電路Fan-In WLCSP封裝基地之一;晶方科技已經(jīng)成為全球**的影像傳感器WLP晶圓級封裝基地之一。 FC 倒裝封裝： 通過跨國并購，國內(nèi)領(lǐng)先企業(yè)獲得了國際先進(jìn)的FC倒裝封裝技術(shù)，比如長電科技的用于智能手機(jī)處理器的FC-POP封裝技術(shù);通富微電的高腳數(shù)FC-BGA封裝技術(shù);國內(nèi)三大封測廠也都基本掌握了16/14nm的FC倒裝封裝技術(shù)。

大佬出手即王炸！三星推出DDR5 7200內(nèi)存，單條就有512GB

隨著Intel十二代酷睿離發(fā)布的時(shí)間越來越近，其他廠商也開始在配套的硬件上開始投入。對于新平臺而言，除了處理器和主板之外，另一個(gè)不可或缺的就是內(nèi)存了。

盡管十二代酷睿同時(shí)支持DDR4和DDR5內(nèi)存，但是顯然要發(fā)揮整個(gè)平臺**的性能，那么一對DDR5內(nèi)存是必不可少的。

之前三星、鎂光、海力士都展示了自己的DDR5內(nèi)存模板，十銓甚至還已經(jīng)將自己的DDR5內(nèi)存成品上市，不過頻率都還比較低，和現(xiàn)在的高頻DDR4內(nèi)存相比沒有太大的優(yōu)勢。不過現(xiàn)在世界內(nèi)存**大廠三星親自出手了，對外公布了他們正在開發(fā)的8層TSV封裝DDR5內(nèi)存，不但內(nèi)存頻率超高，同時(shí)容量也很夸張。 現(xiàn)在的三星DDR4服務(wù)器內(nèi)存是用4層TSV封裝的，容量**能達(dá)到256GB一根，而用8層TSV封裝后，容量理論上是翻倍的，所以三星的DDR5內(nèi)存**能做到單根512GB的容量。如果按照傳統(tǒng)的技術(shù)，封裝層數(shù)越多，那么內(nèi)存的高度也就越高，同時(shí)芯片之間的密度減小，并不利于散熱。

不過據(jù)說三星采用優(yōu)化封裝和薄晶圓技術(shù)，讓DDR5內(nèi)存的高度比DDR4內(nèi)存更低，同時(shí)散熱也有加強(qiáng)。 在頻率部分，三星的DDR5內(nèi)存現(xiàn)在已經(jīng)可以達(dá)到7200MHz，這基本上是現(xiàn)在DDR4內(nèi)存非常難達(dá)到的一個(gè)頻率了，即便民間高手通過各種顆粒和手段超到接近的頻率，但延遲已經(jīng)非常高了。如果按照三星的說法，新的DDR5內(nèi)存在性能上要比DDR4內(nèi)存高出85%左右，更關(guān)鍵是這內(nèi)存的工作電壓只有1.1V，所以它會比DDR4更節(jié)能，未來如果有DIY玩家超頻的話，那么DDR5內(nèi)存的超頻潛力也會更大。

雖然三星自己也會推出成品內(nèi)存，但很顯然這次三星發(fā)布的DDR5內(nèi)存模塊，更像是一個(gè)打樣，未來應(yīng)該會吸引其他內(nèi)存廠商來采用三星的這套DDR5內(nèi)存模塊。而且必須要說的是，盡管容量和頻率都達(dá)到了點(diǎn)DDR5內(nèi)存的新高，但是三星這次的DDR5內(nèi)存主要針對的是服務(wù)器市場，畢竟民用市場一般來說，DDR5內(nèi)存單條64GB容量就差不多到頂了。 現(xiàn)在的DDR4內(nèi)存，民用產(chǎn)品高的大概就32GB，插滿四根能獲得**128GB內(nèi)存的容量;不過未來如果用DDR5內(nèi)存的話，插滿應(yīng)該會有256GB的容量。

這應(yīng)該會是服務(wù)器市場之外，民用電腦系統(tǒng)**次能達(dá)到這么高的內(nèi)存容量。 三星認(rèn)為，盡管今年Intel會推出十二代酷睿，明年AMD也會推出Zen 4處理器，但是DDR5內(nèi)存普及還是需要時(shí)間。所以三星預(yù)計(jì)會在2023年或2024年全面過渡到DDR5內(nèi)存上，其實(shí)這個(gè)速度已經(jīng)比當(dāng)年DDR3過渡到DDR4快多了。

至于三星自己，由于是內(nèi)存行業(yè)的老大，所以三星不會等待，今年下半年就會量產(chǎn)DDR5 7200的模塊。